Secuenciador FSM: Detector de Patrón "01100110"

De Gonzalez Jimenez Luis Ángel

1. Objetivo


El objetivo de este ejercicio es diseñar, codificar e integrar un sistema digital capaz de detectar el patrón específico "01100110" dentro de un flujo continuo de bits de entrada. Para ello, se solicitó implementar dos Máquinas de Estados Finitos (FSM) independientes utilizando los dos modelos clásicos de control:

- Modelo de Mealy: Donde las salidas son función tanto del estado actual como de las entradas externas en el momento presente.
- Modelo de Moore: Donde las salidas dependen única y exclusivamente del estado actual en el que se encuentre la máquina.


Ambos módulos fueron descritos en SystemVerilog e instanciados estructuralmente dentro de un archivo principal (*Top Module*), compartiendo la misma señal de reloj (clk), reinicio (reset) y la línea de datos (din).

2. Diagramas de Transición de Estados

FSM Mealy:




FSM Moore:




3. Diagrama RTL

La síntesis estructural del código revela cómo el sistema se divide en los dos bloques lógicos solicitados. La señal de entrada y el reloj se ramifican (fan-out) alimentando simultáneamente a la máquina de Mealy y a la máquina de Moore. Cada una procesa la secuencia a su propio ritmo estructural y emite su respectiva bandera de salida (mealy_out y moore_out) de forma paralela.



4. Resultados de Simulación Conductual

Para comprobar la correcta detección de la secuencia, se elaboró un *Testbench* que inyecta el flujo de bits exacto requerido. Se aplicaron los estímulos de entrada sincronizados en el flanco de bajada del reloj. Esto asegura que los datos estén completamente estables cuando los *flip-flops* de las FSMs lean el dato en el flanco de subida, evitando condiciones de carrera.



5. Análisis de Resultados (Mealy vs. Moore)

La forma de onda de la simulación arroja luz sobre la diferencia fundamental entre el enfoque de estado/entrada (Mealy) y el enfoque de estado puro (Moore). Al ingresar el bit final '0' de la secuencia `01100110`, las salidas exhiben comportamientos temporales distintos:

FSM Mealy

La salida mealy_out se eleva a '1' en el instante exacto en que llega el último '0'. Al estar en el estado q7, la lógica combinacional de salida de Mealy evalúa la entrada externa inmediatamente. Esto hace que su respuesta sea más rápida y requiera menos estados (solo 8, de q0 a q7), pero la salida es asíncrona respecto al siguiente flanco de reloj y vulnerable a "glitches" si la entrada rebota.

FSM Moore

La salida moore_out espera hasta el siguiente flanco de subida del reloj para elevarse a '1'. Aunque el último '0' ya está presente en la entrada, Moore debe primero transitar al estado final q8. Su salida es más limpia, segura y completamente síncrona, a costa de un retraso de un ciclo de reloj completo y la necesidad de un estado adicional en memoria (9 estados en total).

5. Conclusión

El desarrollo de este detector de secuencia comprobó experimentalmente las diferencias fundamentales de temporización entre las arquitecturas de Mealy y Moore. La máquina de Mealy demostró requerir menos estados al combinar la entrada actual con el estado presente, logrando una respuesta inmediata al detectar el último bit de la secuencia. Por su parte, el modelo de Moore garantizó una salida completamente síncrona al depender de un estado final dedicado, introduciendo un ciclo de reloj de retardo en su activación pero aislando la salida de posibles variaciones asíncronas en la señal de datos. Comprender este contraste es fundamental para elegir la estructura adecuada según los requisitos de velocidad y estabilidad frente a ruido en el diseño de sistemas digitales complejos.